Hello, dear friend, you can consult us at any time if you have any questions, add WeChat: daixieit

ELEC2141: Digital Circuit Design

Mid-term Examination

Session 1, 2017

Question 1. (50 marks)

i)    Consider the following Boolean function F:

F(A,B,C,D) = [( +  + )( + )( +  + )] +  + 

a)   Assuming that F is implemented using the basic logic gates, find the total gate input cost of the realization.

b)   Draw the truth table for the function F.

c)   Express the function F as a Sum-of-Minterms (you may use the “little m” short cut notation).

d)   Express the function F as a Product-of-Maxterms ( you may use the “big M” short-cut notation)                                              

e)   Using a Karnaugh map, express the function as a minimal Sum-of-Products. List all prime       implicants and essential prime implicants.

f)    Using a Karnaugh map, express the function F as a minimal Product-of-Sums.

g)   Using your minimal Sum-of-Products expression from part (e), draw the logic diagram (circuit) using NAND gates only. Assume no complemented signals are available.

h)   Apply factoring and decomposition to minimize the Boolean expression in part (e) further  and calculate the reduction in the total gate-input cost as compared to the implementation in part (a).

ii)   Using Boolean algebraic manipulation, prove that

 +  +  +  = (̅ +  +  + )( +  +  + )


Question 2. (50 marks)

i)    Convert (16B4.A) in base 13 number system to a base 6 number system. You may limit the    number of digits in the fraction part to three.

ii)   Suppose you are given a task to design a 9-to-512-line decoder using only two input AND and NOT gates, outline the design procedure you may follow and indicate the total input   gate cost of your design.

iii) You are to design a combinational circuit with three data inputs: D2, D1, D0; two control         inputs: C1 and C0, and two outputs: R1 and R0. R1 and R0 should be the remainder after            dividing the binary number formed from D2, D1, D0 by the number formed by C1, C0. Note       that division by zero will never be requested. [ For example, if D2,D1,D0 = 111 and C1,C0 =10, then R1, R0 = 01; that is, the remainder of 7 divided by 2 is 1]

a)   Briefly describe the design approach you may follow.

b)   Based on your approach in (a), implement your design only for R1.

c)   Implement your design only for R1 using at least one functional block ( decoder,                multiplexer etc) and any number of logic gates of your choice. 

d)   Implement your design for R1 using only XOR and AND logic gates. Inverters are not        available.