Question 1

Computer Architecture

(a)  In a circuit diagram the symbol in figure 1 represents a transistor. Name the type of

transistor and the different connections to it, and explain how it functions as a switch. You are not asked for a physical explanation, just an explanation in terms of the roles of the different connections. [5 marks]

Figure 1: a transistor

(b)  Figure 2 below depicts a logic gate.

(i)  Detailing which transistors give open or closed circuits, explain the output at C when the input at A=0 and the input at B=1.

(ii)  Identify the connective being computed by this logic gate and explain your answer.

High=1

Low=0

A T1    B T2

A

T4

C

Figure 2: a logic gate

[8 marks]

(c)  Figure 3 below depicts a DRAM cell.

(i)  What is the function of a capacitor?

(ii)  Explain how this cell operates to store a single bit, making clear the roles of the

capacitor, transistor, word line and bit line.

(iii)  Explain why the information in this cell is lost when the power to it is cut off.

bit line

word line

capacitor

reference ground

Figure 3: DRAM

[6 marks]

(d)  The chip in Figure 4 has the Intel Kaby Lake architecture. Some of it marked as being L3S, which stands for Level 3 Cache.

(i)  In the context of Computer Architecture, what is a cache? (ii)  Why do computer and chip designers use cache?

(iii)  What is the function of this particular cache?

(iv)  Why is it described as Level 3?

Figure 4: Intel Kaby Lake chip (Question 1-(d)).

[6 marks]

to represent one in UTF-8?

[4 marks]

Question 3

Instruction Set Architecture, Assembly Language

(a)  Can we use compilers that are designed for different architectures interchangeably?

For instance, can we use an Intel/AMD C++ compiler to compile our code to be used on a CPU with ARM or MIPS architecture? Your answer should be supported by brief reasoning.

[4 marks]

(b)  Explain why “branching” in the programmes (that is, when there is a conditional jump)

can cause a problem for “pipelining” and reduce its efficiency.

[5 marks]

(c)  A 32-bit MIPS instruction is 0x21490023 (that is, 21490023 in HEX representa- tion).

(i)  What is the actual bit-sequence of this instruction?

(ii)  The opcode of this instruction corresponds to ADDI (add-immediate). Using the

following reminder about the 3 different formats of the 32-bit MIPS instructions (Figure 5) and its register names (Table 1), along with your answer to the previous part, fully identify the instruction. Namely, identify the operands of the instruction, express it in MIPS Assembly mnemonics, and briefly describe in words what operation it performs.

6 bits      5 bits    5 bits    5 bits     5 bits      6 bits

6 bits      5 bits    5 bits

16 bits

6 bits

26 bits

Figure 5: The 3 different formats for 32-bit MIPS instructions (Question 3(c)-ii).

[8 marks]