1.  Overview

The aim of this coursework is to design a two-stage inverter circuit, shown in Figure 1. Initially, this involves calculating respective dimensions of  the  different  devices   in  the  circuit  (i.e. MOSFETs  A,  B,  and  C,  and  passive  load resistor    RL)    using   appropriate    models   /  equations, and parameters / constants provided below. Following on this, respective layouts for each  of  the  devices,  and  an  overall  circuit, including interconnects and contact pads, needs to be generated accurately, on scaled or graph paper/s with stipulated scale (e.g. 1 µm = 1 cm). Accurate alignment error between layouts must also be included with minimal area utilised. All of the dimensions/areas of the layouts need to be expressed in terms of the minimum feature size (入m ).

2.  Description:

The circuit in Figure 1 consists of 2-stage inverters (two NOT gates), with respective input, Vin and output, Vout . The 1st stage of the inverter consists of an enhancement n-MOST A (driver) and a saturated n-MOST C (load), whilst the 2nd stage consists of an enhancement n-MOST B (driver) with a passive load RL . In terms of operation, the logic at the output follows the logic at the input after some delay, i.e. if Vin is at logic 1, then Vout is logic 1 and vice versa. This circuit forms part of a ring oscillator, which typically comprises of odd number of inverters, connected in a loop as discussed in ELEC143. The output oscillates between two logic levels, and used to determine gate delays or operation speeds of circuits. However,  for  this  coursework,  the  main  objective  is  to  understand  and  implement approaches in generating and representing circuit layouts appropriately with effective use of area as discussed in ELEC143.

3.  Useful hints

Focus on the first-stage inverter (i.e. driver A and load C) and determine the respective aspect ratios (W/L) of these transistors. Assume the input into A is at logic 1 (i.e. driver A is on), then the intermediate output Vo ’ is at logic 0. This output logic is fed into the input of the second  inverter  i.e.  driver  B.  You  will  need  to  select  an  appropriate  value  for  this intermediate output voltage Vo ’ corresponding to a logic 0. Note this needs to be lower than the threshold voltage of the driver B so as to ensure that B remains off at logic 0 input. Furthermore, load C is always on and operates in saturation. Refer to ELEC143 lecture notes on the MOSFET/inverters.